®日本国特許庁(JP)

① 特許出題 公開

平成 2年(1990) 6月13日

四公開特許公報(A) 平2-154388

®Int. Cl. ⁵

識別記号

11/22 G 11 C 11/42

庁内整理番号

8522 - 5B

27/10 H 01 L

451

7341-5B 8624-5F

審査請求 未請求 (全27頁) 請求項の数 16

会発明の名称

強誘電体メモリ及びその駆動方法、製造方法

В.,

頭 昭63-321639 20特

顧 昭63(1988)12月20日 22出

優先権主張

②昭63(1988)7月8日③日本(JP)③特願 昭63-170471

明 者 ⑫発

逢 夫 東京都渋谷区幡ケ谷2丁目43番2号 オリンパス光学工業

43公開

株式会社内

明 者 @発

大 村

長

正 由 東京都渋谷区幡ケ谷2丁目43番2号 オリンパス光学工業

株式会社内

@発 明 者 渡 辺

均

東京都渋谷区幡ケ谷2丁目43番2号 オリンパス光学工業

株式会社内

勿出 願

オリンパス光学工業株

東京都渋谷区幡ケ谷2丁目43番2号

式会社

最終頁に続く

明細書

_発明の名称

強誘電体メモリ及びその駆動方法,製造方法 2. 特許請求の範囲

- (1).強誘電体薄膜と、この強誘電体薄膜の一方の 面に格子状に配列した複数の短冊状の電極からな る第1ストライプ電極と、この第1ストライプ電 極と互いに交差するように上記強誘電体薄膜の他 方の面に格子状に配列した複数の短冊状の電極か ら成る第2ストライプ電極と、この2つのストラ イブ電極のそれぞれの配列方向に沿ってストライ プ電極の端部から離間して設けられた共通電極と、 上記第1, 第2ストライプ電極と共通電極とを接 続するとともにストライプ電極中の電極を選択す る切替手段とからなることを特徴とする強誘電体 メモリ。
- (2).強誘電体薄膜と、この強誘電体薄膜の一方の 面に格子状に配列した複数の短冊状の電極からな る第1ストライプ電極と、この第1ストライプ電 極と互いに交差するように上記強誘電体薄膜の他

方の面に格子状に配列した複数の短冊 状 の電極か ら成る第2ストライプ電極と、この2 つ のストラ イプ電極のそれぞれの配列方向に沿って ストライ プ電極の端部から離間して設けられた共通電極と、 上記ストライプ電極と共通電極とにま た がって積 層された光導電体とからなることを特徴 とする強 誘電体メモリ。

- (3).強誘電体薄膜と、この強誘電体薄膜の一方の 面に格子状に配列した複数の短冊状の電極からな る第1ストライプ電極と、この第1ストライプ電 極と互いに交差するように上記強誘電 体 薄膜の他 方の面に格子状に配列した複数の短冊 状 の電極か ら成る第2ストライプ電極と、この2 つ のストラ イブ電極のそれぞれの配列方向に沿っ で ストライ プ電極の端部から離間して設けられた共通電極と、 上記第1,第2ストライプ電極と共通 電 極とを接 続するとともにストライプ電極中の電 種 を選択す る半導体スイッチとからなることを特徴とする強 誘電体メモリ。
- (4).強誘電体薄膜と、この強誘電体薄膜の一方の

面に格子状に配列した複数の短冊状の電極からな る第1ストラ イ プ電極と、この第1ストライプ電 極と互いに交差するように上記強誘電体薄膜の他 方の面に格子状に配列した複数の短冊状の電極か ら成る第2ス トライブ電極と、この2つのストラ イブ電極のそ れ ぞれの配列方向に沿ってストライ プ電極の端部から離間して設けられた共通電極と、 上記第1, 第2ストライプ電極と共通電極とを接 続するように上記ストライプ電極の端部と共通電 極とにまたがって積層された光導電体とからなる 強誘電体メモ リにおいて、上記光導電体のストラ ィブ電極に対応する部分に光ビームを照射するこ とにより2つのストライブ電極が交叉するデータ 記憶部(以下、メモリセルとする)を選択し、第 1, 第2ストライプ電極間に電圧を印加すること により選択したメモリセルに対してデータの記録 または読出しを行なうことを特徴とする強誘電体 メモリの駆動方法。

(5).強誘電体薄膜と、この強誘電体薄膜の一方の面に格子状に配列した複数の短冊状の電極からな

イプ電極のそれぞれの配列方向に沿ってストライプ電極の端部から離間して設けられた共通電極と、上記第1,第2ストライプ電極と共通電極とを接続するように上記ストライプ電極の端部と共通電極とにまたがって積層された光導電体とからなる強誘電体メモリにおいて、上記強誘電体メモリ全体に熱をかけ、この熱により発生する焦電電流の極性を検出して、選択したメモリセルに記録されたデータを読出すことを特徴とする強誘電体メモリの駆動方法。

(7).請求項3記載の強誘電体メモリにおいて、第 1ストライプ電極および第2ストライプ電極を形成している複数の電極の各々の電極に対応して、 少なくとも1個の半導体スイッチを育するドライ プセルを設け、このドライブセルを同一平面上に 展開配設してドライブセル層を形成し、このドライブセル層を強誘電体薄膜、第1ストライプ電極とともに、積層して設けたことを特徴とする強誘電体メモリ。

(8).上記ドライブセル層を薄膜トランジスタ(T

(6).強誘電体薄膜と、この強誘電体薄膜の一方の面に格子状に配列した複数の短冊状の電極からなる第1ストライプ電極と、この第1ストライプ電極と互いに交差するように上記強誘電体薄膜の他方の面に格子状に配列した複数の短冊状の電極から成る第2ストライプ電極と、この2つのストラ

FT)で形成したことを特徴とする請求項7記載の強誘電体メモリ。

(9) 上記ストライプ電極の配列ビッチが、対応する各ドライブセルの電極配列方向に平行な一辺の長さより短く、同一平面上に展開配設された各々素子構成パターンの等しいドライブセルをストライプ電極の配列ビッチずつずらして各ドライブで接点部にでストライプ電極と接続するか、もしくは各ドライブで接点部をストライプ電極の配列ビッチであることを特徴とする請求項フ記載の強誘電体メモリ。

(10). 基板上に第1ストライプ電極および共通電極を形成する工程と、上記第1ストライプ電極上に強誘電体薄膜を形成する工程と、基板上に第1、第2ストライプ電極と共通電極のそれぞれを接続するように切換手段を形成する工程と、強誘電体薄膜を熱処理する工程とからなることを特徴とする請求項1、2または3記載の強誘電体メモリの製造方法。

(11). 基板上 に少なくともドライブセル層とストライプ電極を設けた第1の素子と、基板上に少なくともドライブ セル層とストライプ電極と強誘電体薄膜を設けた 第2の素子を、それぞれのストライプ電極が互いに交差し、かつ、この2つのストライプ電極で 強誘電体薄膜を挟持するように接合することを特徴とする請求項7記載の強誘電体メモリの製造方法。

(12). 強誘電体薄膜と、この強誘電体薄膜の一方の面に格子状に配列した複数の短冊状の電極からなる第1ストライブ電極と、この第1ストライブ電極と互いに上記強誘電体球のの他方の面に格子状に配列した複数の短冊状ののストライブ電極のようイブ電極のおいら離間して設けられた共通電極とより、上記第1、 ちにないのとなり、上記第1、 ととを接続するとととなり、上記切替手段としてとなり、上記ストライプ電極中の各電極に対して少なくと

る強誘電体メモリカード。

3. 発明の詳細な説明_

[産業上の利用分野]

この発明は強誘電体材料を情報記録媒体(メモリ)に用いた強誘電体メモリおよびその駆動方法、 製造方法に関する。

[従来の技術]

強誘電体材料はヒステリシス特性を有し、この 特性を利用してデータを記憶できることが一般に 知られている。第50図はこのヒステリシス特性 を示す図であり、機軸は電界E、縦軸は分極状態 Pを表している。図において、電界が0のときの 分極にはAとCの2つの状態があり、それぞれに デジタル信号の"1"と"0"を対応させる。す なわち、Aの状態のときに"1"信号が記憶され、 Cの状態のときに"0"信号が記憶される。

いま、この強誘電体に"1"信号が記憶され、 分極がAの状態であるとする。このとき、正方向 の読出しパルスE。を加えると、分極はAからB に移り再びAに戻るが、この部分は傾斜が緩やか も2つの切替手段を並列に設けるとともに、この 切替手段を切替る制御手段を設け、選択されてい ないストライプ電極を接地することを特徴とする 強誘電体メモリ。

(13). 上記2つの切替手段のうち、一方を増幅器の負入力側に他方をその増幅器の出力側に接続して負帰還回路を構成したことを特徴とする請求項12記載の強誘電体メモリ。

(14).請求項12記載の強誘電体メモリにおいて、データ読出し時には選択されていないストライプ電極を接地し、データ記録時には選択されていないストライプ電極に記録電圧よりも低い所定の電圧を印加するようにしたことを特徴とする強誘電体メモリの駆動方法。

(15). 請求項1, 2, 3, 7または8記載の強誘電体メモリを複数積層したことを特徴とする積層型強誘電体メモリ。

(16). 請求項1, 2, 3, 7または8記載の強誘電体メモリまたは請求項15記載の積層型強誘電体メモリをカード本体内に設けたことを特徴とす

であるので容量値 C」の変化は小さい。 これに対して、強誘電体に "O"信号が記憶され、分極が Cの状態にあるときに、正方向の読出し パルス E 。を加えると、分極が C から D に移り 再び C に戻る。この C から D の部分の傾斜は大きいので容量値 C」の変化が大きくなる。したがって、この容量値の違いにより、"1"状態の時は 出力が小さく、"O"状態のときは出力が大きくなるので、"1"と"O"の状態を判別してデータを読出すことができる。

ここで、図から判るように、強誘電体の分極状態を"0"から"1"にするためには、 Esの電圧を有する記録パルスを印加し、"1" から"0"にするためには、一Esの電圧を有するパルスを印加すればよい。

そこで、従来、上記のような強誘電体のヒステリシス特性を利用して強誘電体を情報 記録媒体として用いた先行技術に特開昭 55-126905号,特開昭 57-117186号,特開昭 59-215098号,特開昭 59-215097号等がある。このような強誘電体メモリ

に対して情報の記録、読出しを行なう1つの方法 として、例えば、上記特開昭 59-215098号には第 51図に示すように基板72上に透明電極73。 75に挟まれた強誘電体薄膜74を積層して構成 した強誘電体メモリ71に電圧を印加して構成 電体の選択した部分に光ビーム76を照射してその選択部分に対せて情報を記録し、読出時にはよる の選択部分に再び光ビームを照射し、分極による 光の屈折、干渉、偏光を利用して情報を読出する のが示されている。

[発明が解決しようとする課題]

上記従来例は強誘電体メモリの表面上に光ピームを照射してこの光ピームを操作することで、順次情報の記録または読出しを行うものである。このように強誘電体メモリの表面上に直接光ピームを照射して情報の記録・読出しを行うものであるが、強誘電体メモリにおいて情報記録位置は特定されておらず記録位置の制御は光ピームの操作位置を機械的に制御することにより行われている。そのため光ビームの位置ずれ等により、隣接する

記録位置からのクロストークを防止してSN比を向上させ、選択した記録位置に対する情報の記録、 読出しを確実に行なうことのできる強誘電体メモリおよびその駆動方法、製造方法を提供すること を目的とする。

さらに、この発明は、強誘電体メモリを用いた 記録容量が格段に向上した新規なメモリカードを 提供することを目的とする。

[課題を解決するための手段および作用]

上記目的を達成するために、この発明は以下の ような手段を講じたものである。

すなわち、強誘電体薄膜と、この強誘電体薄膜の一方の面に格子状に配列した複数の短冊状の電極からなる第1ストライプ電極と、この第1ストライプ電極と互いに交差するように上記強誘電体 神膜の他方の面に格子状に配列した複数の短冊状の電極から成る第2ストライプ電極の場部から離間して設けられた共通電極と、上記第1、第2ストライプ電極部と共

記録部に誤って情報を記録読出しをすることがないように光ピームを操作する位置制御を正確に行なう必要があり、記録密度を向上しようとすればするほど、ますます位置制御に正確さが要求され、そのための機構が複雑になる。また、情報を2次元(平面的)にしか記録することができず、強誘電体メモリを積層することにより記録容量を増やすことはむずかしい。

そこで、この発明は強誘電体メモリの情報記録 位置を常に特定することが可能で記録。 読出しの 位置制御を簡単にし、かつ、高速に情報の記録。 読出しを行うことができる小型で尊型の 強誘電体 メモリおよびその駆動方法、製造方法を提供する ことを目的とする。

さらに、この発明は強誘電体メモリを積層して情報の記録, 読出しを行なうことが可能で記録容量を増大することのできる積層型強誘電体メモリおよびその駆動方法、製造方法を提供することを目的とする。

さらに、この発明は強誘電体メモリの 隣接する

通電極とを接続するとともにストライプ 電極の電極を選択する切替手段とからなる強誘電体メモリとしたものである。

また上記切替手段を光導電体とし、この光導電体に光ピームを照射することによりメモリセルを 選択し、ストライブ電極間に電圧を印加すること により、選択したメモリセルに対してデータの記録または読出しを行なうようにしたものである。

また上記切替手段として上記ストライ プ電極中 の各電極に対して少なくとも2つの切替手段を並 列に設けるとともに、この切替手段を切 替る制御 手段を設け、選択されていないストライ プ電極を 接地するようにしたものである。

さらに、カード本体内に上記強誘電体 メモリを 設けた強誘電体メモリカードとしたもの である。

上記の手段によればデータはメモリセルに残留 分極として記録され、データの記録位置が特定され、データの記録, 読出しが確実かつ高速に行な われる。

[実施例]

以下、この 発明を実施例に基いて説明する。

第1図はこ の発明における一実施例を示す図で ある。図に示 すように、強誘電体メモリ1は絶縁 性と機械的強度を保持するための厚さ200μm の基板の表面 上に積磨された厚さ0. 3μmの強 誘電体薄膜 3 から成る。上記基板2の材料として はガラス、 セ ラミックス、金属、高分子材料、半 導体材料等か ら用途に適して選択され、上記強誘 電体薄膜3の 材料としてはPZT(ジルコンチタ ン酸鉛)やBaTiOs(チタン酸パリウム)や KNO。等の無機材料、またはファ化ピニリデン 系共重合体の 様な高分子材料が使用される。上記 基板2と強誘。国体薄膜3の間には格子状に配列し た短冊状の複数の電極からなる第1ストライプ電 極4が設けられ、強誘電体薄膜3を挟んだ反対側 の面には第1ストライプ電極4の配列方向と直交 するように格子状に配列した第2ストライプ電極 が設けられている。この第1,第2ストライプ電 極4,5はAlまたはTiWまたはMo-Ta等 からなり、厚さ0. 1μmで、電極の幅および隣

晶配向制御のための高温焼成過程が必要な場合があり有機高分子材料は基板2の材料として適さず、非結晶シリコン、単ファイヤ単結晶等のウェハーや他の無機系耐熱素材を基板2として用いることが好ましい。ファ化ピニリデン系共重合体やシアン化ピニリデン系共重合体を強誘電体薄膜として用いる場合は墜布成膜及び低温乾燥が可能なため、熱可塑性ポリマー系の材料も基板2として使用することが出来る。

基板2の表面は少なくとも絶縁性でなければならないため、金属系等電気伝導性基板は表面を酸化処理や絶縁性物質、例えば、SiO2、Al2O3等の薄膜を形成して用いねばならない。

強誘電体メモリ1の製造の手順として例えば第2図に示すように、(a) ~(i) のように行なう。なお、第2図(g)~(i)は(f)のA-A′断面図である。

(a)まず基板2表面にAu、Pt、Ag、Al 等の金属良導電体もしくは、ITO等の透明性導 電体をスパッタ法、真空蒸着法等の周知の方法に 接する電極の間隔は共にO.5μmで等間隔に設けられている。そして第1,第22上に第1,第22上に越北、上記第1,第22上に越北、上記第1,第22上に越北、上記越極らと7が設けたない。 共通電極6と7が認知にストラインででである。 大通電極6と7が記述では、100元のではでは、100元のではではできません。 そのは、上記共通電極6,7とストライででは、10元のでは

次にこの強誘電体メモリ1の製造方法について 第2図を使って説明を行う。第2図はこのメモリ を製造する手順を示す図である。

(強誘電体メモリの製造方法)

基板2の材料は用いる強誘電体に合わせて選択される。即ち、PZT、BaTiO。等の無機酸化物からなる強誘電体薄膜を形成するときは、結

よって導電膜10を形成する。次に、

(b)導電膜10表面にレジスト11をスピンコート法により塗布成膜し、

(c)第1のストライプ電極4、共通電極6等の
パターニングを施したマスク12を通して紫外線
照射、電子線照射等により焼付けを行う。レジス
ト11はメモリ構成、パターン形状によりポジ型、
オガ型のうちいずれを使用しても良い。

(d)パターン現像後、マスクをはず し非露光部 分のレジストを除去した後、

(e)第1のストライプ電極4、共通電極6等を 形成するに必要な部分以外の導電膜13をエッチ ング除去し、

(f)最後にレジスト11を除去して第1のスト ライブ電極4と共通電極6を形成する。

(g)光導電体部8は同一平面上に形成された第 1のストライプ電極4と、この端部から離間して 形成された共通電極6上を跨いで上記 (a)~(f) と同様の方法にて積層形成される。この光導電体 部8に用いられる光導電性材料としては、主に、 結晶性シリコン、非晶質シリコン、Se、CdS、ZnO、等の無機材料、PVK(ポリピニルカルパソール)或はその誘導体と色素増感剤との併用、PVKとTNF(トリニトロフルオレノン)の組合せ等からなるルイス増感性複合材料、結晶型を制御したメタルフリーフタロシアニン等の有機材料が使用出来、その特性に応じてスパッタ法、真空蒸着法、溶剤塗布法等適宜の手法にて腹形成をすることが出来る。このようにして電極パターンを形成した基板2上に

(h)強誘電体薄膜3を積層する。強誘電体材料としては前述のようにPZT、PLZT、KNO。 BaTiOs 等の無機材料、目的物性に応じて重合比率を制御したファイニリデンートリアントとは一次アン化ビニリデンーと主がリマーを主成分とする有機が対した別される。前記無機材料を用いた薄膜形成には、プラズマスパッタ法やイオンピームスパッタ法、真空蒸費法等のドライ成膜法が主に用い

~強誘電体薄膜3~第2のストライプ電極5から成るメモリ暦14を同様の手順で多階積層することも可能であり、必要に応じて第2のストライプ電極5上に遮光、帯電防止、汚染防止、水分侵入防止等を目的とした保護膜を形成することも出来る。

最後に基板2を所定の大きさに切断し共通電極 6,7を結線して、上記の強誘電体メモリ1が製 造出来る。

次にこの構成の強誘電体メモリにデータを記録 (ライト)及び読出し(リード)する動作につい て第3図を使って説明を行う。

まずストライブ電極4と5の幅にほぼ等しい径の光ピームを光ピーム照射手段15,16により光導電体8と9の上にそれぞれ照射して、その照射部分17と18の抵抗値を下げることにより、直交するストライブ電極4と5の中から各1本ずっを共通電極6と7に選択的に導通させることができる。上記光導電体8,9に光ピーム照射手段15,16から光ピームを照射することによりス

られる。また、電解法等の湿式成膜や金属 アルコ キシドを所定の成分比で混合し、基板 2 上に溶液 塗布後、焼成工程を経てその酸化物結晶 として薄 膜形成するソルゲル法, スピンオン法 も 適用する ことが出来る。また高分子系有機材料はその化学 構造と組成比に基き、適当な溶媒を選択 出来るこ とにより、スピンコート法、ディップ法、 印刷法 等による塗布 - 乾燥工程で成膜を行える。 さらに、 (1)強誘電体薄膜3上に第1のストライプ電極 4に直交する第2のストライプ電極5を形成する。 この方法としては(a)~(f)と同一の手法に よっても、また他の周知の手段であって も良い。 導電性材料も同様に第1のストライプ電 極4と同 じもしくは強誘電体薄膜3との関係を考慮 した他 の材料であっても良い。このとき第2の ストライ プ電極5と同時に第2の共通電極7も形成される。 このようにして前述した強誘電体メモ リ 1 が形

成される。 上記強誘電体メモリ1の構造はこれに 限 定され

上記強誘電体メモリ1の構造はこれに 限定されるものではなく、さらに第1のストライ プ電極4

トライプ電極4,5を選択する切換手段19,2 〇を光マルチプレクサーと呼ぶことにする。そして、この共通電極4と5の間に適切な電圧(第5 〇図で示す土E。)をかけることにより、ストライプ電極の交叉している部分の強誘電体薄膜3のデータ記憶部21(以下、メモリセルという)を選択的に分極することができる。共通電極6,7に即加する電圧の極性(+,一)を変えることにより、各メモリセル21に生じる分極の方向を変えて、これをディジタル信号の1と0に対応させてデータのライトを行なう。

次にリードの方法を以下に述べる。ま ず、 ライトの場合と同様に、光マルチプレクサー 1 9, 2 0により読出すメモリセル21に該当す る ストライブ電極4, 5に光ビームを照射するこ と によりリードするメモリセル21が選択される。

そして、選択されたメモリセル21 に 第 5 0 図に示した読出しパルスECを印加し出力 を 判別することにより記録されたデータをリード することができる。

また、選択されたメモリセル21をリードする別の方法としてメモリ全体に熱を加えて法がある。 生電電流の極性は分極の方法としては、を検出するため、を性を検出する。その他のリード方法としては、メモモ電効果により発生したできる。その他で、上電効果により発生した電効果により発生した電力を放出する。上電気の極性は分極の方向で決まるため、これを検出することができる。

上記のようにして構成された強誘電体メモリ1の記録容量について説明する。強誘電体薄膜3の面積を現在の半導体メモリの16Mbit (0.5 μmルール)のものと同程度(8mm ×15mm)として計算すると、上記ストライプ電極4,5は幅0.5 μm間隔0.5 μmで設けられているので1つの情報を記録できるメモリセル21は上記面積中に120×10・コ存在できることになる。すなわち、18Mbitの半導体メモリと同程度の面積で120Mbitの記録容量となり、上記単層の強誘電体メモリ1で

第4図~第6図は、それぞれ積層型強誘電体メモリの実施例を示す説明図である。第4図に示す様に、第1図に示した強誘電体メモリ1を積層することで積層型強誘電体メモリ100を構成する。ただし、図に示す様に光マルチプレクサー19、20の部分は重なり合わないように位置をずらして積層する。つまり光ビーム22と23の走査するラインを横にずらすことで、積層方向におけるメモリ層の選択を行う。つまりメモリセル21を3次元に選択することができるようになる。

第5図は、光ピーム照射手段28,29を積層型強誘電体メモリ101の表と裏にそれぞれ設け光ピームを積層型強誘電体メモリ101の表裏の両側から照射するようにしたものである。上記第4図に示した積層型強誘電体メモリ100の構成では光ピーム22、23は2つとも上部からと、第5図のように構成すると、第5図のように構成できるため、北で北段と裏から光を当てることがない。28と29がメモリの角でぶつかることがない。

は、従来の半導体メモリの約8倍の記録容量を達成できる。

以上説明した実施例の強誘電体メモリによれば、切替手段としての光導電体に光ビームを照射しての光導電体に光ビームを選択することができるができる。また、情報が記しませんができる。またですることができる。本ででは強い、ではないでで、隣接するメモリセルにデータは確実に記録され、またまはようとができる。

また、平面上に配列されたメモリゼルの情報の リード・ライトを光ビームの1次元的な走査で実 現できるため、光ビームの走査と情報のリード・ ライトのための光学システム、電気システムの機 構が簡単になる。

次に、この強誘電体メモリ1を用いた積層型強誘電体メモリの具体的な構成について説明する。

ただし、この構成の時の基板2は透明部材もしくは、省略される形となる。

第6図は、他の実施例による積層型強誘電体メモリ102を示す説明図である。この実施例は上記第4,5図における積層型強誘電体メモリの各層間の基板2を除いた構成になっている。この実施例の特徴は強誘電体薄膜30、31の間に入るストライプ電極32は上下の強誘電体薄膜30、31の電極として共通に使用することができることである。

なお、上記各実施例に示した積層型強誘電体メモリ100,101,102の記録容量は積層する枚数を増やすことで太老くなるが、例えば、10層積層した場合には1.2Gbitとなり、同程度の面積の半導体メモリに比べて約80倍の記録容量となる。この10層積層したときでも積層型強誘電体メモリの厚さは基板が在る場合(メモリ100,101)で2~3mm、基板が無い場合(メモリ102)1mm程度にすることができるので、充分に薄型を保ったまま記録容量を増大することが

できる。

次に上記積 暦 型強誘電体メモリを用いてメモリ カード103 を 構成した実施例について説明を行 う。第7図は9個の積層型強誘電体メモリ100 をメモリカード103内に縦3列、横3列に配列 して構成した 実施例を示している。複数の積層型 強誘電体メモ リ100を配列してメモリカードを 構成する主な理由は、成膜や電極のエッチング (リソグラフィー)については小面積の方が技術 的に製作が容易で本メモリ製造においてかなり有 利になるからである。光マルチプレクサー19、 20の部分は、透明部材34で覆われている。そ の他以外の外枠は強度と帯電防止を考慮された部 材で覆われている。データのリード、ライト方式 が 1 bit づつ行なわれるシリアル方式とする場合 の各積層型強誘電体メモリ100の共通電極6、 7はAuやA1のポンディングワイヤー35で基 板36上のリード電極37上に結線してコネクタ 38に接続する。この時のコネクタ38の極数は 2極で良いことになる。 パラレル方式の場合は第

レイ48を示すものである。この発光素子アレイ 48は例えばページブリンタ等の記録ヘッドとし て用いられているようなELD (エレクトロール ミネッセンス デバイス)またはLED(発光ダ イオード) などからなる発光エレメント46が6 0μmおきに400個配列されているものである。 本実施例ではこの索子の発光部にシリンドリカル なレンチキュラーレンズ47が設けてあり、発光 エレメントの配列方向のみ光ピームがフォーカス されるようになっている。そして配列と直角な方 向には、ある幅を保って光が照射されるようにな っている。第11図に示すように第10図の発光 素子アレイ48を積層型強誘電体メモリ100の 光マルチプレクサー19、20に対応した位置に 2次元に配列する。そしてX方向に配列された発 光素子アレイ群50とY方向に配列された発光素 子アレイ群51は、互いに機械的に剛性を持って 結合されている。そしてアクチュエータ(図示せ ず)により発光エレメントの配列ピッチ分だけを それぞれX方向、Y方向に独立に変位させること

次にこのメモリカードの光マルチプレクサー1 9、20を高速に操作するための実施例を第10 図と第11図を使って説明する。以下に述べる機構はメモリをリードライトする装置(メモリドライバー)内に設けるものである。メモリカードのリード、ライトは前述したパラレル方式として説明を行う。

ところで第10図は上記積層型強誘電体メモリ をリードライトする装置に用いられる発光素子ア

ができる。つまり電気的に発光エレメント46を 切換えることによりストライプ電極の選択をする ことと、アクチュエータで発光素子アレイ群50、 51を動かすことにより積層強誘電体メンの光ではあるので、メモリカード(第8図)作さるので、メモリカードの発光素子アレクサー19、この発光素子アレイ群50。またしてきる。また、上記発光するにも駆動できてエアシーにも駆動できてエアシーにも取動できてエアシーとといるが、発光するものを用いるが、液晶プリンタに同とを組合せたものをような液晶シャッタアレイと光源とを組合せたものでもよい。

次に切替手段としての光マルチブレク サー19、 20の部分を変更した他の実施例を第1 2~14 図によって説明する。

第12図に示すようにストライブ電極 52と共通電極53によって光導電体54と補助電極55を挟んで積層する。この時共通電極53は透明電極を使用する。つまり、この共通電極53の上か

ら光ピームを 当てると電極間距離に対して、光導 電体54を挟んで対向する電極面積が大きく取れ るので導通時 の光導電体54の抵抗値を非常に小 さくすることができる。また、補助電極555とし てAu、Al等の良導電体を積層しているので、 共通電極53の長手方向のインピーダンスを下げ て時定数を小さくし速い舎き込み、読み出しをす ることができる。

第13図は、切替手段として、第1図に示した 光導電体8、9のかわりに光で制御できる半導体 スイッチ(例えば光FET)56をIC化して設 けた実施例を示している。このように光FET5 6を用いた実施例においても、上記実施例と同様 に光ビームによりリードライトを行なうことがで き、同様の効果が得られる。さらに、光FETは ON抵抗が小さく、高速に操作ができるという利 点がある。

第14図の実施例は切替手段として電気的にコントロールできる半導体スイッチ57とそれのコントロール部58を基板59上にIC化して設け、

6 図において、 Cx は選択された第1ストライプ電極4と選択されていない第2ストライプ電極5との各交点(X方向)のメモリセルの合成容量、 Cv は選択されていない第1ストライプ電極と選択された第2ストライプ電極との各交点(Y方向)のメモリセルの合成容量である。 なお、 選択されていないメモリセルによる合成容量 Cxvは、第1第2の両ストライプ電極がともに GND に接続されているので無視することができる。

第15図に示すように、第1,第2のストライプ電極4,5と第1,第2の共通電極6,7をそれぞれ接続する切替手段8,9が1本のストライプ電極に対して2つずつ並列に設けられたスイッチ8a,8bまたは9a,9bから構成を化で、第1ストライプ電極の各電極に、第1ストライプ電極の各電極に、前れている2つのスイッチ8a,8bの内へ、してのスイッチ8aは全て第1の共通電極6を介でで、記録パルスを発生するドライバー回路81が接続され、他方のスイッチ8bは余でで、のストライプでで、100円に接続されている。同様に第2ストライプ

次に、上述の強誘電体メモリにおいて、選択されたメモリセルと隣接するメモリセルとの間で生じるクロストークを防止し、SN比を向上させる実施例について説明する。

第15図はクロストークを防止する手段を設けた強誘電体メモリの一実施例を説明するための図、第16図はこの実施例において、選択されたメモリセル21の等価回路を示す回路図である。第1

電極5の各電極に接続されている2つの スイッチ 9a,9bの内、一方のスイッチ9a は第2の共 通電極7を介して出力側の増幅器82が接続され、 他方のスイッチ9bは、すべてGNDに接続され ている。この2つのスイッチ8a,8b または9 a, 9 b は、一方のスイッチがONして いるとき は他方のスイッチがOFFとなるように 連動して 動作するスイッチである。このように回路を構成 することにより、選択されていないスト ライブ電 極はすべてGNDに短絡させるようにし たもので ある。このとき、ドライバー回路81 の 出力イン ピーダンスを合成容量 Cャ によるイン ピ ーダンス (1/ω Cァ)よりも十分小さくし、ま た、増幅 器82の入力インピーダンスを合成容量 Cx のイ ンピーダンス(1/ω Cx)よりも十分 に小さい ものとする。これは、第16図に示す A 点の電圧 をドライバー回路81からの出力電圧に対して低 下しないようにして、選択されたメモリ セル21 に確実に電圧が印加されるようにし、ま た、選択 されたメモリセルを通過した電流の大部 分を増幅

器82に流入するようにして、確実に選択されたメモリセルのデータを読出すためである。このるメを聞いたがいるように知格されるのでははないのな量である。となるのででではないのででではない。 C x がられたができる。となるとなるとないできる。

第17図は、クロストークを防止する他の実施例を示す図であり、第18図はこの実施例において選択されたメモリセルの等価回路を示す図を示すように、各ストライプ電極はおいた。第17図を手段8、9と接続される。それぞれ、切替手段8、9と接続される。それぞれで抵抗尺を同様に各ストライプ電極4、5をおいまるの共通電極6、7とをそれぞれ接続で、1、第2の共通電極6、7とをそれぞれ接続である。第2の共通である。この実施例に設けている。この実施例におりまり、第18を対している。この実施例におり、第18を対している。この実施例におり、第18を対している。この実施例におり、第18回転におりません。

ところで、切替手段にはそれぞれON抵抗が存在 するため選択されたメモリセルの等価回路は第1 8図に示すようになる。ここで上述したように増 幅器82,83はいずれも負帰還回路を構成して おり、切替手段のON抵抗Tュ,Tz,Ts,T 』はこの負帰遠回路内に含まれている。そのため 増幅器83のオープンループゲインをαιとする と図のA点からドライバー回路81を見たときの 増幅器の出力インピーダンスは Γ 2 / α 1 となり、 α 1 が Γ 2 よりも充分に大きければ出力インピー ダンスはほぼ客とみなすことができるので、選択 されたメモリセルを読出すときの電圧がクロスト ークしている合成容量 Cv に影響されず確実に選 択されたメモリセルに印加される。また、増幅器 82のオープンループゲインをα2とすると、B 点から見た増幅器82の入力インピーダンスは $(r_3 + Rf)/\alpha_2 \geq tab, \alpha_2 m(r_3 + R)$ 1)よりも充分大きいとすれば、同様に零と見な すことができるので、選択されたメモリセルから の電流はクロストークしている合成容量 Сx 側に

いて、2つのスイッチは一方がONのとき他方も ONとなり、OFFのときはともにO F Fになる ように連動して動作する。そして、第 1 , 第2の 共通電極6, 7も第1および第2ストライプ電極 4, 5に対してそれぞれ2本ずつ(6 a, 6 bま たは7a,7b)設けられている。第1 ストライ プ電極4とスイッチ8を介して接続されている第 1の共通電極6a, 6bの内-方の共通電極6a は増幅器83の出力端子に接続され、 他方の共通 電極6bは増幅器83の負入力端子に、接続されて いる。この増幅器83の正入力端子には 読出し、 **書込のパルスを発生するドライバ回路 8 1が接続** されている。また、第2ストライプ電極 5 とスイ ッチ9を介して接続されている第2の共通電極7 a, 7 b の内、一方の共通電極7 a は 増 幅器82 の負入力端子に接続され、他方の共通電極7bは 抵抗Rfを介して増幅器82の出力端 子 側に接続 されている。また、この増幅器82の正入力端子 はGNDに接続されている。このように、増幅器 82,83はいずれも負帰還回路を構成している。

流れることなく、大部分が出力側の増幅器82に流れるので確実に情報を読出すことができる。この実施例の回路構成によればスイッチの有しているON抵抗の影響を除去することができるので、上述の実施例よりも確実に情報を読出すことができる。

次に、この実施例で用いている2本の共通電極6a,6bまたは7a,7bとのON,OFFを同時に行うことのできる切替手段の具体的な構成を第19~23図に示す。

第19~21図はいずれも切替手段に光導電体を 用いた実施例を示す断面図である。

第19図は基板2上に設けられたストライプ電極4の上に、2本の透明電極からなる共通電極6a,6bを光導電体8a,8bを介して、互いに離間して並列に積層したものである。この例においてストライプ電極4と2本の共通電極6a,6bを同時に導通させるには、2本の共通電極に同時に照射されるような幅の光ビームを照射すればよい。

第20図は基板2上に設けられたストライプ電極4の上に、2本の透明電極からなる共通電極6a,6bを絶縁体84を介して、互いに離間して並列に積層し、この2本の共通電極6a,6bを覆いストライプ電極4と接続されるように光導電体8を積層したものである。この例においても前記の例と同様な光ビームを照射する。

第21図は基板2上に、2本の共通電極6a,6bを光導電体8を挟み、さらに、この共通電極の間にストライプ電極4と接続される透明電極85を挟んで積層したものである。2本の共通電極の内、上側の共通電極6aは透明電極である。この例においては照射する光ビームの幅は、共通電極1本分の幅でよい。

第22図は切替手段に半導体スイッチを利用した実施例を示す図であり、第23図は半導体スイッチの一例としてのCMOSスイッチを示す図である。

第23図で示すように、切替手段として第1, 第2ストライプ電極の各電極に半導体スイッチ8

ともに、これらゲート電極にそれぞれ互いに逆相となる信号が入力されるようにデコーダ87が接続されている。また電荷キャンセルトランジスタ部89のTrs、Tr₄のソースードレイン間は絡されており、ゲートとの容量のみが利用される。Trsのゲートには、Trュのゲートときのゲート信号の漏れをTrsで打ち消すようにする。TrュとTr₄の関係も同様である。この切替手段によれば光ピームを機械的に操作するための手段が不要になり、高速に動作できる。

ところで、この実施例の回路によれば読出しは 確実に行うことができるのであるが、この回路で そのまま者込みを行うと選択されたメモリセルと ともに隣接する他のメモリセルにも書込みが行わ れてしまう場合がある。これは、第18図で示し た等価回路においてC点より出力側の回路を等価 的にGNDとみなすとC」およびCャには同じ値 の電圧が印加されることになるからである。

そこで、読出し時だけではなく、春込み時にお

6を2つずつ並列に設け、この-対の半導体スイ ッチ86はそれぞれ共通電極6a, 6 b または7 a, 7 bに別々に接続され、各スイッチの切換ゲ ートにはコントロール部としてのデコー ダ87が 接続されている。そして、このデコーダ87から 図示されない制御回路からの信号に基い て一対の スイッチ毎に切替信号が切換ゲートに入力される ことにより、2つのスイッチは連動して 動作する。 この半導体スイッチ86の一例としての CMOS スイッチは、第23図に示したように、 Tェュ・ Trュ の2つのCMOSトランジスタか らなるス イッチトランジスタ部88と、このスイッチトラ ンジスタの出力に接続され、スイッチ ト ランジス タの約半分の大きさのCMOSトランジスタTェ s , T r 4 からなる、電荷キャンセルト ランジス 夕部89とからなる。そしてこの半導体 スイッチ のVin側に第1の共通電極6aまたは6 b を接続 し、Vout 側に第1ストライプ電極4を接続する。 そして、Tェ」とTェ4のゲート電極およびTェ 2とT Γ ,のゲート電極がそれぞれ接続されると

いてもクロストークを防止し、院出し、 書込みと もに確実に行うことのできる実施例を第 24~2 6図により説明する。

第24図はこの実施例の回路構成を示す 図、第25図はこの実施例の回路のリード・ライト パルスの切替タイミングを示すタイムチャート 図、第26図はこの実施例においてライト時の選択されたメモリセルの等価回路を示す図である。

リードパルスを発生するドライバ回路8 1がスイ

この回路において、第25図に示すようなタイミングでW/Rゲート信号、リードパルス、ライトパルスの各信号が発生すると、スイッチ92a または92b およびスイッチ92cまたは92d からの出力も図に示すようになる。すなわちW/ Rゲート信号によりリード状態が選択されたとき はスイッチ92aおよび92cがONになりスイ

点の電圧はそれぞれ、A点が±2/3Es,B点が±1/3Es,C点が±Es,D点がOとなるため、クロストークのメモリセルの合成容量Cx,Cx,Cxxの両端に加わる電圧はいずれも±1/3Esとなるので、これらのクロストークするメモリセルにすでに記録されているデータに影響を与えることなく、選択されたメモリセルだけに書込みを行なうことができる。

また、このときに出力側の増幅器82の帰還抵抗Rfをバイパスするスイッチ95を設け、このスイッチをONすることにより、帰還率を挙げ、増幅器側の入力インピーダンスを下げることにより、D点の電圧をOVにより近づけて、C」により大きな電圧を印加することができるので、より良好な書込みを行うことができる。

第27図,第28図は、出力側の増幅器の入力インピーダンスを小さくおさえることのできる具体的な回路を示す図である。

第27図において、96は入力インピーダンスが r_4/α_2 となる帰還型のベース接地増幅器で、

ッチ92b. 92dがOFFになるのでドライバ回路81からの電圧ECのリードバルスをが選択についてのでいたが選択についていたが選択についてのでいたが選択についてのでいた。 92 a を 92 c が OFFになるのが A を で で スイッチ 92 c が OFFになるのが A を の の が A を の の が A を の の な A を か ら の は が A を か ら の は A を か ら な と と か に スイッチ 9 2 d か ら の は が A を な ストラ 1 な な な な な な ストラ 2 d の 位置は ライト 2 a で 9 2 d の 位置は ライト 状態を示している。

ライト状態の時の選択されたメモリセルの等価回路を第26図に示す。図からわかるように、抵抗R1~R3によってアッテネートされた電圧がインピーダンス変換器93a,93bおよび抵抗Rを介して各ストライブ電極に印加され図のA~D

97a, 97bは、電流頭を示しており、97a, 97bにそれぞれ等しい電流が流れるようになっ ている。

第28図は第27図の電流顔97a, 97bの 具体的な回路を示す図であり、97b内の3つの トランジスタe, f, gはカレントミラーの関係 にあり、電流顔 h からトランジスタe を流れる電 流と等しい電流がトランジスタf, g に流れる。 また、97a内の2つのトランジスタ m と n も カ レントミラーの関係にあり、この2つのトランジスタ m, n にも上記電流と等しい電流が流れ、つ まりトランジスタ g と n に流れる電流 は 等しくなる。

このように、出力側の増幅器82を第27図または第28図に示すような構成とすることにより入力インピーダンスを小さくおさえられ、効率の良い安定した増幅を行なうことができる。

ところで、切替手段に第14図に示したような 半導体スイッチ57を用いる場合には、 通常の半 導体作製のプロセスにより、上述のよう な半導体 スイッチを作製すると、このスイッチ 1 ヶ当りの面積は数10 μm² となり、半導体スイッチの大きさに合わせて、ストライブ電極の幅、ピッチを大きくすると、 単位面積当りの記録容量が低下することになり、 好ましくない。 (上述のようにクロストークを防止するために1本のストライブ電極に対して2 つずつスイッチを設ける場合は、さらに面積が大きくなる。)

また、半導体スイッチを並列に基板上に設ける と、メモリ部の面積に対して、切替手段が大きく なり、メモリチップ容積が大きくなる。

そこで、切替手段に半導体スイッチを用いた強誘電体メモリ1を実施例に基いて説明する。第29図はこの実施例における強誘電体メモリを示す分解斜視図、第30図はドライブセル層の一例を示す平面図である。

なお、図では説明を簡単にするためドライブセルを5行5列の25個ずつとした625bitのメモリとしている。

この実施例は第30図に示すように、1本のス

ているため、1行ごとにドライブセルを、ストライプ電極のピッチ分がらして配設する。これにより、ドライブセルの最密配置によるメモリセル数の増加(高密度化)、半導体作製時のマスクパターン設計簡略化等、プロセス効率の向上等の効果が得られる。

なお、ドライブセル120を第32図で示すように端子部とスイッチ部で構成し、ストライプ電極との接点部120aを端子部上でずらして行なうようにしてもよい。

・この実施例の構成の強誘電体メモリの具体的な 製造方法を以下に説明する。第33図(a)~ (j)は、このドライブセル層を用いた強誘電体 メモリの製造工程の一例を説明するための図であ

(a)まず、Si基板130上に周知の半導体プロセスを使って第1のドライブセル層121aとしてのMOSFETを作る。図からわかるようにSi基板130上に、イオンを打込み、ソース拡散層131とドレイン拡散層132が形成され、この上

トライプ電極に端子部により接続され、ストライ プ電極60(61)と共通電極6(7)とのON ・OFFの切替を行なう半導体スイッチ57を、 ドライブセル120内に設け、この ド ライブセル 120を同一平面上に、縦横のマトリクス状に (図では5行5列)に配設してドライ ブセル届1 21を形成する。そして、第29図に示すように、 第1ストライプ電極4および第2スト ライプ電極 5とそれぞれ接続される2つのドライ プセル眉1 21a, 121bを基板2上に、ドライブセル層 121a,第1ストライプ電極4,強誘電体薄膜 3,第2ストライプ電極5,ドライプセル層12 1bの順に積層したものである。(実際には各ス トライプ電極間およびドライブセルと ストライプ 電極の間は絶縁層122が設けられているので、 断面図は第31図のようになる。)

次に、この実施例では、各ドライブセルの形状を同じものとし、ドライブセル120とストライプ電極との接点部120aが全てのドライブセルで同じ位置になるように(図では左上の角部)し

に絶縁膜133に挟まれて、ソース電極134と ドレイン電極135を介してゲート酸化膜136 に覆われたゲート電極137が形成されている。 ソース電極134およびドレイン電極135はそれぞれソース拡散層131およびドレイン拡散層 132に接続されている。また、ゲート電極13 7はゲート酸化膜136を介してソース拡散層1 31とドレイン拡散層132に跨るようにSi基板130上に積層されている。ここでソース電極 134及びドレイン電極135は後の熱工程に絶えるような材料、例えばMo、W、Ti等の高融 えるような材料、例えばMo、W、Ti等の高融 点金属またはこれら金属のシリサイド (MoSiz, WSiz, TiSiz)を用いている。ゲート電極13 7はポリシリコンまたは上記シリサイドから形成

(b) このMOSFET121aの表面をO。 5~5μ mの絶縁膜138で覆うように形成する。この絶 縁膜138には常圧CVD(AP・CVD), 減圧CVD(LP・ CVD), またはプラズマCVD(P・CVD)で形成した、 SiO2 またはPSG(リン珪酸ガラス)膜を用

されている。

いる。この絶縁 膜 138の上にレジスト139を 塗布(コーティ ング)した後、バックスパッタま たはRIEエッチバックによりレジスト139と 絶縁膜138の 表面の一部を除去することにより、 表面を平坦化する。

(c) 平坦化された絶縁膜138の上面に形成される第1のストライプ電極4と電気的に接続されソース電極134との接点部121aとなる部分の絶縁膜138に周知のフォトエッチング技術によりコンタクトホール140を形成する。

(d)このホール140に金属等の導電体を充填 しコンタクト141を形成する。金属等を充填す るには、例えばW(タングステン)の選択CVD 技 術を用いる。

(e) 絶縁膜138の上面に電極用金属を0.1 ~1.0μmの厚さで積層し、フォトエッチングによってストライプ状に形成して第1ストライプ電極4を形成する。上記電極用金属としては、上記高融点金属またはこれら金属のシリサイドを用いる。リン等の不純物を高濃度にドープしたドー

法が好ましい。この後、強誘電体薄膜3を結晶化 するために600℃以上の温度で熱処理を別に行 なってもよい。

(i)強誘電体薄膜3の上面に電極用導電体を0. 1~1.0μmの厚さに積層し、フォトエッチングによりストライプ状の第2ストライプ電極5を上記第1ストライプ電極と交差する向きに形成する。電極用導電体としては工程(e)で説明したものと同様の材料を用いる。

(j)第2ストライプ電極5を覆うように0.5 ~5μmの厚さで絶縁膜143を積層し工程(b),(f)と同様にしてこの絶縁膜143を平坦化する。その後、上記(c),(d)の工程と同様な方法で絶縁膜143にコンタクト144を形成する。

(k) この絶縁膜143の上面に0.1~1.0 μ mの厚さのポリシリコンまたはアモルファスシリコンからなるシリコン膜をLP・CVD 法。 P・CV D 法、電子ビーム蒸着法。スパッタ法等により積層し、その後熱処理を施し結晶化シリコン膜とす

プト・ポリシリコンを用いることもできる。第1 ストライプ電極4の内の一本の電極とMOSFET12 1 aのソース電極134がコンタクト141を介 して接続されている。

(f)上記工程で第1ストライブ電極4が形成された素子の表面に(b)の工程と同様にSiO2またはPSG等からなる絶縁膜142およびレジスト143を積層した後、

(g)パックスパッタまたはRIEエッチバックによりレジスト143 および絶縁膜142を第1ストライプ電極4の上面まで平滑エッチ ングして表面を平坦化する。

(h)この平坦化した表面にP2T等からなる強誘電体薄膜3を所望の厚さに積層する。この強誘電体薄膜3の成膜方法としてはイオンピームスパッタ法、RFマグネトロンスパッタ法、 超子ピーム素 着法, クラスタイオンピーム法, MOCVD 法等が利用できる。なかでも、P2T, PL2T等の多元素系酸化物薄膜を形成するためには、 薄膜の組成を制御する上でマルチイオンピーム スパッタ

る。上記シリコン膜を結晶化する方法としては、 600℃付近の温度で熱アニールするか、 または、 電子ピームあるいは紫外線レーザピーム を 短時間 (1nsec以下)照射し、シリコン溶融点付近 まで昇温する。シリコン結晶化の後、第 2 のドラ イブセル暦121bとしてのプレーナー 型 TFT (Thin Film Transistor)を形成する領域以外の シリコン膜をフォトエッチングにより除去し、 [FTのしきい値(VT)制御用チャンネル ドープ (低濃度イオン注入)を行なう。さらに、 TFTの ソース電極、ドレイン電極が接続される 領域にA sまたはPの不純物を高濃度にイオン注入し、n 拡散層 1 4 5 a 、 1 4 5 b を形成する。 この際、 注入した不純物を活性化するために6 0 0 ℃以上 の熱アニールをおこなうが、この熱アニ 一 ルで強 誘電体薄膜3の結晶化アニールを兼ねる ことがで きる。

(1) A1, A1 Si, A1 Si Cu 等からなる導電膜をスパッタ法、電子ピーム蒸着法等により厚さ0、1~1 μ mでシリコン膜145 および絶

録膜143の表面に積層し、フォトエッチングにより不要部を除去してソース電極146およびドレイン電極147はそれぞれ n・拡散届145a, 145bに接続され、またソース電極146はコンタクト144を介して第2ストライブ電極5と接続されている。

(m) TFTのゲート用絶縁膜をCVD法により積層し、フォトエッチングにより不要部を除去してゲート絶縁膜 148を形成する。この絶縁膜148の材料としては、Si, Na, SiO2, Ta2O5等が利用できる。

(n) このゲート絶縁膜148の表面上にA1, A1Si, A1Si Cu等からなる導電膜をスパッタ法,電子ピーム蒸着法等により厚さ0.1~1μmで積層させ、フォトエッチングにより不要部を除去しゲート電極149を形成することにより TFTが完成する。なお、ゲート電極149; ソース電極146およびドレイン電極147をA1またはA1合金として説明したが工程(a)で示

また、この実施例では、第1,第2ストライプ 電極4,5に対してそれぞれドライブセル層12 1 a,121bを設けたが、第34図または第3 5図に示すように第1ストライプ電極用のドライ ブセル122と第2ストライプ電極用のドライブ セル123を交互に配設してドライブセル層12 1を1層で形成してもよい。このようにすると、 単位面積当りのメモリセルの密度、すなわち記録 容量は小さくなるが、ドライブセル層121の形 成が1回ですむので製造工程が短縮される。

また、基板にSiを用いたので、第1のドライブセル暦121aをMOSPETとしたが、基板にガラス等の材料を用いたときは、第1のドライブセル暦121bと同様にTFTとしてもよい。また、上記実施例ではプレーナー型TFTとして製造工程を説明したが、第36図(a)~(c)に示したような他プレーナー型、(b)はスタガー型、(c)は逆スタガー型をそれぞれ表しており、第33図に示したプレ

した材料でもよいことは勿論である。

(o) 必要に応じて TFTの表面をS i , N. . P SG等のパシペーション膜150で被覆する。

以上の工程によりドライブセル層を用いた強誘 電体メモリが完成する。

ーナー型TFT と同一の部材には同一の符号を付している。

次にドライブセル層の具体的な実施例について説明する。

第37図は半導体スイッチをMOSトランジス タとしたときのドライブセル層の一部の結線図で ある。

たドレイン電極 124と、横方向に延在されたゲ ート電極125 が互いに直交するように列状に設 けられてマトリ クスを形成し、ドレイン電極12 4 とゲート電極 125に囲まれた中にソース電極 126が配設されている。第38図において破線 で囲まれた部分 が 1 つのドライブセル 1 20を示 し、この実施例 では1個分のスイッチで1つのド ライブセルを構成している。また、第39図に示 したように、ドライブセルをずらさずにソース電 極上で接点部1 20aをずらして、ストライブ電 極と接続できるように、ソース電極126を逆コ の字状に形成して面積を広くしている。これに対 して、第40図はドライブセル120をストライ プ電極のピッチ分ずらしたときのストライブ電極 4との配置を示す図である。このようにドライブ セルをずらしてストライプ電極と接続するときは ソース電極の面積を特別大きくする必要はなく、 図に示すように単なる長方形である。

次に、半導体スイッチを第23図で示したCM OSトランジスタとした場合の実施例を説明する。

3, Tr4のソース拡散層161, 164と共通 -ドルイン拡散層-1-6-2--<u>1-6-5はH字状のVout</u> 電極171によりそれぞれ接続されている。上記 Vin電極170、Vout 電極171がそれぞれ第 14図に示した共通電極6(7)ストライプ電極 4(5)に接続される。Trュ,Trょのゲート 電極166, 169と1本になっているT r 2, Tr,のゲート電極167,168は、互いに逆 相の信号が入力されるようにそれぞれコントロー ル部58に接続されている。第42図(a)(b) はそれぞれ第41図のA-A´断面図、および、 B-B~断面図である。この断面図に示すように Tra, Tra 側ではn型の基板172にPウェ ル拡散層173を設け、その中にn゚ のソース、 ドレイン拡散層163,164,165を設けて おり、Tri, Tri側は同じn型基板172上 にp+ のソース, ドレイン拡散層160, 161, 162を設けている。第43図はドライブセルを 1 行毎にずらしたときの結線図を示す。 図から明 らかなようにVin電極170は縦方向に共通の端

第41図は1個のCMOSトランジスタ を示す平 面図である。Tェュ~Tェ4 の4つのCMOSト ランジスタを同一基板上に作り込むため に 第23 図に示した配置とはTェ,とTェ』を逆 に配置し ている。Tェュ, Tェ, のソース拡散層 1 60, 161に挟まれて、Trュ, Tr; の共通ドレイ ン拡散層162が設けられ、この各拡散 層 に対向 するように、Trz, Tr, の共通ドレイン拡散 暦163, 164およびTг₂, Тг₄ の共通ド レイン拡散層165が対称的に設けられている。 そして、Tri ソース拡散層160とTri, T г, の共通ドレイン拡散層に跨がってT г 1 のゲ ート電極が166が積層されている。同様にして、 Tr2, Tr3, Tr4のゲート電極1 6 7, 1 68,169がそれぞれのソース拡散層とドレイ ン拡散層に跨がって積層されている。 こ こ で、T r 2 と T r , のゲート電極は接続され、 1 本の電 極で構成されている。また、Tェュソー ス 拡散層 160とTr2 ソース拡散層163がT字状のV in電極170により接続されており、また、Tェ

子V: (i=1, 2, …)に接続され、 Tr:, Tr: のゲート電極は横方向に共通の端子 G:, G:+1 (i=1, 2, …)に接続され、 Tr:, Tr: の共通ゲート電極も同じく横方向に共通の端子 : (i=1, 2, …)に接続されている。また、Vout 電極は各ドライブセル毎に独立している。そして、端子 V: は共通電極6に接続され、端子 G:、 G:+1, : はそれぞれコントロール部58に接続されている。

この実施例の回路で、例えば、破線で示したドライブセル $1 \ 2 \ 0$ を選択するには、ゲート 電極の端子 G_1 、 G_2 と 、に互いに逆相の信号を印加すると同時に、選択回路(図示せず)に より選択した端子 V_1 に信号を印加する。

なお、上記の例ではいずれもゲート電極およびドレイン電極が複数のスイッチで共通となっているので、ゲートパルスを加えてスイッチのON・OFFを切換えるだけでなく、リードパルス,ライトパルスを加えるドレイン電極を選択するように、共通電極とドレイン電極の端子Vdiとの間

にドレイン電極を選択するための回路(図示せず) が設けられて いる。

また、上述の第33図で示した製造方法では、 基板上にドライブセル層、ストライブ電極、強誘 電体薄膜、ストライブ電極、ドライブセル層の順 に順次積層した構成としているが、工程(g)の

7図(a) は基板2上に形成した強誘電体薄膜3に エッチング等で規則的に複数の孔を設け、この孔 の中に第1,第2ストライプ電極4, 5を交互に 埋設することによりストライプ電極4,5で強誘 電体薄膜3を挟むようにして、図の矢印方向に分 極させるようにしたものである。このように構成 すると、ストライプ電極上に強誘電体薄膜を設け るのではなく、基板上に直接強誘電体薄膜を形成 できるので、基板に上述したような結晶性、格子 定数の近い単結晶基板を用いることにより、結晶 性および配向性に優れ、分極性能が高い強誘電体 薄膜が得られる。第47図(b) は第1ストライプ 電極4および第2ストライプ電極5を絶縁層を介 して互いに直交するように、基板2上に形成され た強誘電体薄膜3の一方の面に積層し、この第1 ストライプ電極4および第2ストライプ電極5を の間の強誘電体薄膜3を矢印の方向に分極させる ようにしたものである。この実施例においても上 述の実施例と同様に基板上に直接強誘電体薄膜を 形成するので、より完全な結晶性を有する薄膜が

状態の素子と工程(h)の状態の素子、すなわち、第45,46図に示すように、基板2上にドライブセル暦121 bと、ストライブ電極5を設けた素子190と、基板2上にドライブセル暦121 aと、ストライブ電極4および強誘電体薄膜3を設けた素子191の2種類の素子を別途に製造し、この2種類の素子をストライブ電極が互いに直交するように重ね合わせて接合した単層のメモリ構成としてもよい。これにより、このメモリの製造プロセスを簡略化して、量産性を向上することができる。

なお、この発明は上記実施例に限定されるもの ではなく種々の変形,変更が可能である。

例えば、上記実施例ではいずれも強誘電体薄膜を挟んで第1、第2ストライプ電極を積層しているので、分極方向は積層方向と同じ方向(図の縦方向)となっているが、分極方向を積層方向に対して直交する方向(図の横方向)としてもよい。第47図(a).(b) は、このような分極方向を横方向とした実施例を説明するための図である。第4

得られるとともに、成膜した強誘電体 薄膜に対し てエッチング等の加工を施す必要がないため薄膜 の結晶性を乱すことなく、高品質のメモリ膜を得 ることができる。

さらに、上記実施例においてはいずれも、強誘電体薄膜3および第1,2ストライプ電極4,5 を同一平面として積層しているが、第48図に示すように、第1ストライプ電極4および強誘電体薄膜3を凹状に形成し、この凹部内に挿入されるように第2ストライプ電極5を凸状にしてもよい。このようにすると、1つのメモリセルの対向する電極間面積が大きくなり、静電容量が増えて、信号のSN比が向上し、読取りが容易になる。

また、第49図に示すように、第1, 2のストライプ電極4, 5に対してそれぞれ複数の共通電極8, 9を設けてもよい。図では3枚の共通電極8, 9を設けストライプ電極3本おきに接続している。このとき接続しないストライプ電極4, 5と共通電極8, 9の間には絶縁層65が設けられている。このように共通電極を複数設けることに

より単層の強誘 1923 体メモリにおいてもパラレルに データをリード ライトすることができる。

[発明の効果]

以上実施例に基いて説明したように、この発明によれば、強誘電体メモリの情報記録位置を常に特定することが可能で記録, 読出しの位置制御を簡単にし、かつ、 高速に情報の記録, 読出しを行うことができる小型で薄型の強誘電体メモリおよびその駆動方法, 製造方法を提供することができる。

さらに、強誘電体メモリを積層して情報の記録, 読出しを行なうことが可能で記録容量を増大する ことのできる積層型強誘電体メモリおよびその駆 動方法を提供することができる。

さらに、この発明は、強誘電体メモリを用いた 記録容量が格段に向上した新規なメモリカードを 提供することができる。

4. 図面の簡単な説明

第1図はこの発明の一実施例を説明するための 説明図、第2図(a)~(i)はこの実施例の強

す図、第17図はクロストークを防止する他の実 施例を示す図、第18図はこの実施例の等価回路 を示す図、第19図~23図は上記実施例に用い られる切換手段の具体的な構成を示す図、第24 図~26図は書込み時のクロストークを防止する 実施例を説明するための図、第27,28図は上 記実施例に用いられる出力側増幅器の具体的な回 路を示す図、第29図~第46図はドライブセル 層を用いた実施例を示す説明するための図であり、 第29図はドライブセル層を用いた強誘電体メモ リの一実施例を示す分解斜視図、第30図はドラ イブセル層の一例を示す図、第31図はこのメモ リの部分断面図、第32図はドライブセル層の他 の例を示す図、第33図(a)~(j)はこのド ライブセル層を用いた強誘電体メモリの製造工程 の一例を説明するための図、第34.35図は2 つのストライプ電極用のドライブセル層を示す図、 第36図(a)~(c)はそれぞれ逆プレーナー 型TFT,スタガー型TFT,逆スタガー型TF Tを示す図、第37~40図は半導体スイッチを

誘雷体メモリの製造過程を示す図、第3 図はこの 実施例の強誘電体メモリにデータをリー ドライト する動作を説明するための説明図、第4 図 ~第6 図はそれぞれ積層型強誘電体メモリの実 施 例を示 す図、第7図は積層型強誘電体メモリを 用いたメ モリカードを示す図、第8図はデータの リ ードラ イトをパラレルで行なうときの配線状態 を 説明す るための説明図、第9図はデータのリー ドライト をパラレルで行なうときの光ピームの照 射 状態を 示す図、第10図は強誘電体メモリのリ 一 ドライ トに使用される発光素子アレイを示す図、 第11 図は第10図の発光素子アレイを用いた リードラ イト装置を説明するための説明図、第12図~第 14図は強誘電体メモリの他の実施例を 説明する ための説明図、第15図~28図はこの 発明の強 誘電体メモリにおいてクロストークを防止する手 段を講じた実施例を説明をするための図 であり、 第15図はこのクロストークを防止する 手段を設 けた強誘電体メモリの一実施例を説明す るための 図、第16図はこの実施例における等価 回路を示

MOSトランジスタとしたときのドライ プセル層 を説明するための図、第41~43図は半導体ス イッチを第23図で示したCMOSトラ ンジスタ としたときのドライブセル層を説明する ための図、 第44図はドライブセル層を用いた積層型の強誘 電体メモリを示す図、第45,46図は ドライブ セル層を用いた強誘電体メモリの他の製 法を示す 説明するための図、第47図(a), (b)は分 極方向を積層方向に対して直交する方向 とした実 施例を説明するための図、第48図は1 つのメモ リセルの対向する電極間面積を増加させ る 実施例 を説明する図、第49図は第1図に示し た 強誘電 体メモリの共通電極を複数枚とした他の 実施例を 示す図、第50図は強誘電体材料のヒス テリシス 特性を示す図、第51図は従来の強誘電体メモリ を示す図である。


1 …強誘電体メモリ、 2 …基板 3 …強誘電体薄膜、 4 …第1ストライプ電極 5 …第2ストライプ電極、 6,7 …共通電極 8,9 …光導電体、 21 …メモリセル


特開平2-154388 (19)

15, 16, 28, 29…光ピーム照射手段 100, 101, 102…積層型強誘電体メモリ 103…メモリカード 120…ドライブセル, 121…ドライブセル層


5 21 15 15 15 17


特許出願人 オリンパス光学工業株式会社(








寒 | 欧


































第 24 ፟፟፟፟ឱ




















第1頁 @発	で 明		曲	森	博	之	東京都渋谷区幡ケ谷2丁目43番2号	オリンパス光学工業
<u> </u>	-73		··· *				株式会社内	
個発	明	者	今	出	愼	_	東京都渋谷区幡ケ谷2丁目43番2号	オリンパス光学工業
عوق	,,	-					株式会社内	
個発	明	者	生	Ħ	英	嗣	東京都渋谷区幡ケ谷2丁目43番2号	オリンパス光学工業
(G) 76	73	75					株式会社内	·
@発	明	者	柳	沢		向	東京都渋谷区幡ケ谷2丁目43番2号	オリンパス光学工業
(6) 3C	בכר	18	D.				株式会社内	